频道

  • 扫一扫安装书房APP

  • 扫一扫关注微信号

大学毕业设计-基于VHDL的卷积码编码器的设计

853阅读 1顶 13人收藏 15页上官云飞上传 举报/认领 展开

本文档由 上官云飞 分享于2011-01-04 13:16

暂无简介
文档格式：
.doc
文档大小：
420.5K
文档页数：
15页
顶 /踩数：
1 /  0
收藏人数：
13
评论次数：
0
文档热度：
文档分类：
待分类
添加到豆单
文档标签：
VHDL 毕业设计 卷积 PORT END IEEE clk COMPONENT 编码器 EDA
系统标签：
卷积码 vhdl 编码器 设计 信息论 译码
下载文档
收藏
打印

君，已阅读到文档的结尾了呢~~

立即下载 加入会员，超低价下载
下载文档 加入会员 超低价下载
菜单
全屏
上一页 /3下一页

扫扫二维码，随身浏览文档

手机或平板扫扫即可继续访问

推荐豆丁书房APP  

获取二维码

分享文档

将文档分享至：
分享完整地址
文档地址： 复制
粘贴到BBS或博客
flash地址： 复制

支持嵌入FLASH地址的网站使用

html代码： 复制

默认尺寸450px*300px480px*400px650px*490px

支持嵌入HTML代码的网站使用

分享到
更多...