按相关排序
只看DOC
全部页数
时间不限
只看优质
只看可投资
展开
排序：
相关 最多阅读 最新上传
格式：
全部 doc pdf ppt xls txt 豆单
页数：
全部 1-8页 9-100页 100页以上
时间：
全部 2024年 2023年 2022年及以前
50
土地利用动态监测与遥感关键技术研究.doc
密级公开 Landuse dynamic monitoring Keytechnologies remotesensing 学院（全称） 土木建筑学院 专业、年级 2005 级测绘工程 随着计算机技术
收藏到书房
70
动态CMOS高速加法电路的设计与研究.doc
加法电路是数字电路中的一个重要组成部分，是处理许多运算的基础。它的主要功能是实现两个一位或多位二进制数的加法运算，并得出相应的和以及进位结果。
衡量加法电路的主要指标有运算速度、版图面积和功耗。理想中的加法电路应该是运算速度快，面积小，功耗低，但是往往这三者不能兼得。通常，晶体管尺寸越大，运算速度越快；但从芯片制造的角度来说，晶体管尺寸越大，版图的面积越大，制造成本越高。因此，在实际中，需要综合考虑芯片的面积及工作速度两项指标，选取在两方面相对较优的设计方案。本论文重在要求加法电路的运算速度，因此以实现高速运算为主要目标，其次考虑版图的面积，不考虑功耗。
本文设计了四种加法电路结构：16位串行进位加法器、16位超前进位加法器、16位曼彻斯特进位链加法器和16位旁路进位加法器，并且对四种加法器进行了优化与仿真。首先设计了16位串行进位加法，但是发现这种结构的加法器对于位数较高的加法电路延时很大，因此设计了另一种加法电路——16位超前进位加法器，超前进位加法器在运算速度方面较第一种有了很大的提高。上述两种加法电路都是采用的静态CMOS技术，静态CMOS加法器运算速度较慢，达不到高速加法电路的速度要求，且版图面积较大；动态CMOS技术相对于静态CMOS技术，运算速度更快，占用版图面积小，因此利用动态CMOS技术设计了第三种加法电路——16位曼彻斯特进位链加法器，这种加法器相对前两种加法器在运算速度上都提高了不少。为进一步提高加法器的运算速度，在曼彻斯特进位链加法器电路的基础上进行改进，这就是第四种加法电路——16位旁路进位加法器。通过对上述四种16位加法器在运算速度和版图面积两方面的性能比较发现，16位旁路进位加法器的运算速度最快，但版图面积较大，串行进位加法器的版图面积最小，但运算速度最慢，最后选择运算速度和版图面积综合最优的曼彻斯特进位链加法器作为16位加法器的设计方案，并完成16位曼彻斯特进位链加法器版图设计。
所有电路工艺库选用NCSU 1-5-1工艺库，使用AMI05工艺文件，设计实现多种加法器。四种结构电路的最高工作速度均可达百兆以上。
收藏到书房
8
愉快教育研究动态.doc
愉快教育研究动态愉快教育研究动态愉快教育研究动态
2篇相似文档
收藏到书房
11
内部审计研究动态.doc
在上述分析的基础上，作者给出了我国企业内部审计与外部审计相互协作的实务建议：审计职业界应树立内部审计与外部审计相互依赖的执业理念；企业内部应建立内部审计与
收藏到书房
9
愉快教育研究动态.doc
愉快教育研究动态——均是精品资料，值得下载！
收藏到书房
19
愉快教育研究动态.doc
愉快教育研究动态 内容详尽，但请以实际操作为准，欢迎下载使用
收藏到书房
34
fgr会计研究动态.doc
fgr会计研究动态
收藏到书房
27
财务与会计研究动态.doc
该委员会的目的是重树投资者对上市公司审计过程的信心。但是由于美国证券交易委员会主席哈维?皮特未能披露 其次，作者提出我国加入WTO后会计计量理论的重塑问题。 由于重复暗示可能产生的自信心理，信息使用者一般更易相信高冗余度的信息。
收藏到书房
1
国内外研究动态及意义.docx
曲轴，proe行为建模国内外研究动态
收藏到书房
3
财务风险国内外研究动态.doc
财务风险国内外研究动态
收藏到书房

向豆丁求助：有没有研究动态?

95%的用户最终下载了:
相关搜索
如要投诉违规内容，请联系我们按需举报；如要提出意见建议，请到社区论坛发帖反馈。