使用Virtex-5 FPGA 器件实现DDR SDRAM 控制器

主控制器层包括DDR SDRAM 控制器状态机和用于地址/ 命令/ 数据的FIFO 宽度的两倍，并在每个FPGA 时钟周期内为DDR 存储器控制器提供两个数据字。